메모(Technical)

Document No.: MJL-LD-AN-10 Author: 양창우 [cwyang@mjl.com] Version: 1.0 Date: 2001년 3월 30일 Subject: LeonardoSpectrum을 사용하여 LPM Function 이 사용된 Verilog-HDL Code 합성하기 (APEX 20K/E 를 중심으로...)

ALTERA 에서 제공하는 LPM Function 은 복잡한 Logic 을 별다른 노력없이 단시간에 만들수있으며, 또한 일정한 Performance 를 제공해주는 잇점이 있다... LPM 자체에 관한 자세한 내용은 ALTERA 의 Website (Library of Parameterized Modules (LPM) - <u>http://www.altera.com/products/software/sfwlpm.html</u>)에서 찾아볼수 있으므로 생략하고 여기에서는 이러한 LPM Function 을 Verilog-HDL 에 어떠한 방법으로 삽입을 할수있는지 그리고 그 Source 를 ALTERA 가 아닌 외부 논리합성툴에서 어떻게 합성을 하는지를 설명한다...

- Target Device 는 APEX 20KE 로 가정한다...
- LPM Function 은 LPM_RAM_DQ 를 사용한다...
- Verilog-HDL 합성은 Exemplar Logic 사의 LeonardoSpectrum for ALTERA Level1 2000.1b를 사용한다...
- 합성후 생성된 EDIF Netlist 를 받아서 Fitting 하는 Software 는 Quartus II 1.0 + Service Pack 2 를 사용한다...

여기서 구현하는 회로는 아래의 Schematic 과 같이 LPM_RAM_DQ 로 구현된 256x8 용량의 Memory 이다... (아래의 그림에서 ram256x8 로 표시되는 부분이 LPM Function 으로 구현된 부분이다...) 달랑 Memory 만 들어있는 간단한 회로를 예로든것은 나중에 Quartus II 를 이용한 Compile 후 실제로 256x8bit Memory 가 APEX 20KE Device 의 ESB (Embedded System Block)에 구현이 되었는지를 쉽게 확인하기 위한 목적도 있다...



기본 개념

사용자들이 제일 많이 착각을 하는 부분이었다... 다름이 아니라 LPM Function 으로 구현된 부분까지도 논리합성툴을 사용하여 합성을 하는것으로 인식을 하고있다는 것이다... 몇몇사람은 LPM 부분까지 모두 합성을 하여 잘사용하는 중이라고 하는 경우도 있는데, 이건 어디까지나 운이좋아서 된것이지 올바르게 사용했다고는 볼수없다...

일단 가장중요한 개념은 LPM Function 은 합성시 사용되는 것이 아니라 Fitting 시 적용된다는 점이다...

- 사용자의 Verilog-HDL 구문내에 LPM Function 이 사용되었슴을 알리는 Module 선언부분만이 들어간다... 이것을 논리합성툴을 사용하여 합성을 하면, 합성툴에서는 LPM Function 이 선언 되어있는 부분을 인지하고 Black Box 로 처리해 버린다... (즉, 입출력 Port 만 정의하고 내용은 공란으로 처리한다...)
- 2. 합성이 완료되면 결과물로 EDIF Format 의 Netlist 가 생성된다... (일반적인 경우...)
- Netlist 를 사용하여 ALTERA Quartus II 에서 Project 를 생성하고 Compile 을 수행한다... Compile 과정중 합성툴에서 Block Box 로 처리된 부분이 무엇인가 파악하고 LPM Function 이라면 이때 관련된 LPM Function 의 기능을 추가(구현 - Implementation)한다...

이러한 개념을 가지고 아래의 단계를 진행한다...

MegaWizard Plug-In Manager...의 실행

Quartus II 를 띄운후 Tools -> MegaWizard Plug-In Manager...를 실행한다... (Figure 1 참조...)



Figure 1 MegaWizard Plug-In Manager...

Figure 2 는 MegaWizard Plug-In Manager...의 초기화면이다... 우리는 새로운 LPM Function 을 만들것이므로 "Create a new custom megafunction variation"을 선택하고 다음으로 넘어간다...

MegaWizard F	Plug-In Manager [page 1]	×					
\star	The MegaWizard Plug-In Manager helps you create or modify design files that contain custom variations of megafunctions.						
	Which action do you want to perform? Image: Create a new custom megafunction variation Image: Copyright ?1991-2001 Altera Corporation						
	Cancel < Back <u>N</u> ext > <u>F</u> inish						

Figure 2 새로운 LPM Function 을 만들기위한 초기화면

Figure 3 은 어떠한 종류의 LPM Function 을 만들것인지, 어떠한 Type 의 결과파일을 만들지, 어느 폴더에 어떠한 이름으로 저장할지 등을 물어보는 그림이다... 여기에서는 "RAM256x8" 이라는 이름으로 LPM_RAM_DQ 를 만든다고 지정하였다...

MegaWizard Plug-In Manager [page 2a] 🛛 💌			
MegaWizard Plug-In Manager [Available Megafunctions: Altera Excalibur Nios(tm)	page 2a) Which megafunction would you like to customize? Select a megafunction from the list at left. Which type of output file do you want to create? ○ AHDL ○ YHDL ○ Verilog HDL What name do you want for the gutput file? Browse C:\#CAD\#_FAE\#test\#verilog_lpm_ex\#ram256x8 Note: To compile a project successfully in the Quartus II software, your design files must be in the project directory or a user library that you specify in the User Libraries tab of Compared Costing and Costing the project table and the project directory or a user library that you specify in the User Libraries tab of Compared Costing and Costing the project for the projec			
LPM_RAM_DP LPM_RAM_DP+ LPM_RAM_DQ LPM_RAM_IO LPM_ROM LPM_SHIFTREG	A user library triat you specify in the Oser Libraries tab of General Settings command (Project menu). Your current user library directories are:			
	Cancel < <u>B</u> ack <u>N</u> ext > <u>Finish</u>			

Figure 3 LPM Function 의 선택

우리는 맨처음의 그림에서와 같이 256x8bit Size 의 RAM 을 만들것이므로 LPM_RAM_DQ 를 선택한다... 또한 Verilog-HDL 에서 사용할 것이므로 Output File Type 은 Verilog HDL 로 선택한다... Output File 이 저장될 위치는 논리합성툴이 Netlist 를 생성해낼 폴더를 지정하면 된다...

MegaWizard Plug-In Manager - LPM_RAM_DQ [page 3 of 5]		×	:
ram256x8 data[70] q[70] we address[70] inclock Which ports should be registered? Image: Construct of the state	9? <mark>8</mark> - 9? 8 -	bits bits	
Cancel < <u>B</u> ack <u>N</u>	ext> <u>F</u>	inish	

그다음으로 나오는 화면은 입/출력 Parameter 를 지정하는 화면이다... Figure 4 처럼 지정한다...

Figure 4 입/출력 Parameter 의 지정

Figure 5 는 지금 만들고있는 RAM Memory 의 초기값 지정여부를 묻는 그림이다... LPM_RAM_DQ 로 만드는 RAM Memory 가 일반 RAM Memory Device 와 다른점은 여기에 있다... 일반 RAM 은 초기값이 모두 '0'이 되지만, LPM 으로 만드는 RAM 은 마치 ROM 처럼 초기값을 넣어줄수가 있는것이다...

만약 초기값을 넣어주려면, "Yes, use this file~~~"를 선택하고 Intel HEX Format 이나 ALTERA 자체 Format 인 MIF 형식으로 작성된 파일을 지정해주면 된다... (두가지 모두 일반 ASCII 형식임...)

화면 하단의 "Implement logic cells only, even if the device contains EABs or ESBs"는 내부 Memory Block 이 있는 FLEX 10K 나 APEX 20K 의 경우 LPM_RAM_DQ 를 일반 사용자 Logic 이 구현되는 Logic Element 를 사용하여 구현하라는 Option 인데, 유용성 여부는 사용자 자신의 판단에 달려있다...



Figure 5 Memory 내부의 초기값 설정

Figure 6은 MegaWizard Plug-In Manager 의 최종화면으로 Finish 버튼을 누르면 지금까지 설정한 값대로 LPM_RAM_DQ Function 이 생성된다...

MegaWizard Plug-In Manager - LPM_RAM_DQ [page 5 of 5] Summary 🛛 🛛 🗵					
	Click Finish to create the custom megafunction variation, an AHDL Function Prototype in an Include File (.inc), a VHDL Component Declaration File (.cmp), and a Block Symbol File (.bsf).				
	The MegaWizard Plug-In Manager will create the following files: C:\U2000 C:\U2000 C				
	Cancel < <u>B</u> ack <u>N</u> ext > <u>Finish</u>				

Figure 6 MegaWizard Plug-In Manager 의 최종화면

이상과 같이 작업을 하면 우리가 원하는 256x8bit의 RAM Memory Block 이 완성된다... 완성된후 결과 파일이 저장된 폴더를 열어보면 총 6개의 파일이 생성된것을 확인할수 있다... ram256x8.bsf / ram256x8.cmp / ram256x8.inc / ram256x8.v / ram256x8_bb.v / ram256x8_inst.v

*.bsf 파일은 Schematic 작업시 사용되는 Symbol 파일이고, *.cmp 파일은 VHDL Coding 시 사용되는 Component 구문이 정의된 파일이며, *.inc 는 AHDL Coding 시 사용되는 Function 이 정의된 파일이다...

*.v 파일들이 실제로 Verilog-HDL 로 작업할때 사용되어지는 파일들이다... ram256x8.v 는 Quartus II 가 Compile 시 실제로 참조하는 파일이고, ram256x8_bb.v 와 ram256x8_inst.v 는 사용자 Verilog-HDL Code 에 삽입 되어져야 할 부분이 정의된 파일들이다...

• ram256x8.v 파일...

//Copyright (C) 1991-2001 Altera Corporation

//Any megafunction design, and related net list (encrypted or decrypted), //support information, device programming or simulation file, and any other //associated documentation or information provided by Altera or a partner //under Altera's Megafunction Partnership Program may be used only to //program PLD devices (but not masked PLD devices) from Altera. Any other //use of such megafunction design, net list, support information, device //programming or simulation file, or any other related documentation or //information is prohibited for any other purpose, including, but not //limited to modification, reverse engineering, de-compiling, or use with //any other silicon devices, unless such use is explicitly licensed under //a separate agreement with Altera or a megafunction partner. Title to //the intellectual property, including patents, copyrights, trademarks, //trade secrets, or maskworks, embodied in any such megafunction design, //net list, support information, device programming or simulation file, or //any other related documentation or information provided by Altera or a //megafunction partner, remains with Altera, the megafunction partner, or //their respective licensors. No other licenses, including any licenses
//needed under any third party's intellectual property, are provided herein.

module ram256x8 (
 address,
 inclock,
 we,
 data,
 q);
 input [7:0] address;
 input inclock;
 input we;
 input [7:0] data;

```
output [7:0] q;
wire [7:0] sub_wire0;
wire [7:0] q = sub wire0[7:0];
lpm_ram_dq
              lpm_ram_dq_component (
                     .address (address),
                     .inclock (inclock),
                     .data (data),
                     .we (we),
                     .q (sub_wire0));
defparam
       lpm_ram_dq_component.lpm_width = 8,
       lpm_ram_dq_component.lpm_widthad = 8,
       lpm ram dq component.lpm indata = "REGISTERED",
       lpm_ram_dq_component.lpm_address_control = "REGISTERED",
       lpm ram dq component.lpm outdata = "UNREGISTERED",
       lpm_ram_dq_component.lpm_hint = "USE_EAB=ON";
```

endmodule

```
// _____
// CNX file retrieval info
// Retrieval info: PRIVATE: WidthData NUMERIC "8"
// Retrieval info: PRIVATE: WidthAddr NUMERIC "8"
// Retrieval info: PRIVATE: RegData NUMERIC "1"
// Retrieval info: PRIVATE: RegAdd NUMERIC "1"
// Retrieval info: PRIVATE: OutputRegistered NUMERIC "0"
// Retrieval info: PRIVATE: BlankMemory NUMERIC "1"
// Retrieval info: PRIVATE: MIFfilename STRING ""
// Retrieval info: PRIVATE: UseLCs NUMERIC "0"
// Retrieval info: PRIVATE: DataBusSeparated NUMERIC "1"
// Retrieval info: CONSTANT: LPM_WIDTH NUMERIC "8"
// Retrieval info: CONSTANT: LPM_WIDTHAD NUMERIC "8"
// Retrieval info: CONSTANT: LPM_INDATA STRING "REGISTERED"
// Retrieval info: CONSTANT: LPM ADDRESS CONTROL STRING "REGISTERED"
// Retrieval info: CONSTANT: LPM OUTDATA STRING "UNREGISTERED"
// Retrieval info: CONSTANT: LPM_HINT STRING "USE EAB=ON"
// Retrieval info: USED_PORT: address 0 0 8 0 INPUT NODEFVAL address[7..0]
// Retrieval info: USED_PORT: inclock 0 0 0 0 INPUT NODEFVAL inclock
// Retrieval info: USED PORT: we 0 0 0 0 INPUT VCC we
// Retrieval info: USED PORT: q 0 0 8 0 OUTPUT NODEFVAL q[7..0]
// Retrieval info: USED PORT: data 0 0 8 0 INPUT NODEFVAL data[7..0]
// Retrieval info: CONNECT: @address 0 0 8 0 address 0 0 8 0
// Retrieval info: CONNECT: @inclock 0 0 0 0 inclock 0 0 0 0
// Retrieval info: CONNECT: @we 0 0 0 0 we 0 0 0 0
// Retrieval info: CONNECT: q 0 0 8 0 @q 0 0 8 0
// Retrieval info: CONNECT: @data 0 0 8 0 data 0 0 8 0
```

• ram256x8_bb.v 파일...

//Copyright (C) 1991-2001 Altera Corporation //Any megafunction design, and related net list (encrypted or decrypted), //support information, device programming or simulation file, and any other //associated documentation or information provided by Altera or a partner //under Altera's Megafunction Partnership Program may be used only to //program PLD devices (but not masked PLD devices) from Altera. Any other //use of such megafunction design, net list, support information, device //programming or simulation file, or any other related documentation or //information is prohibited for any other purpose, including, but not //limited to modification, reverse engineering, de-compiling, or use with //any other silicon devices, unless such use is explicitly licensed under //a separate agreement with Altera or a megafunction partner. Title to //the intellectual property, including patents, copyrights, trademarks, //trade secrets, or maskworks, embodied in any such megafunction design, //net list, support information, device programming or simulation file, or //any other related documentation or information provided by Altera or a //megafunction partner, remains with Altera, the megafunction partner, or //their respective licensors. No other licenses, including any licenses //needed under any third party's intellectual property, are provided herein.

endmodule

```
• ram256x8_inst.v 파일...
```

```
ram256x8 ram256x8_inst (
    .address ( address_sig ),
    .inclock ( inclock_sig ),
    .we ( we_sig ),
    .data ( data_sig ),
    .q ( q_sig )
    );
```

이글의 앞부분에서도 잠깐 언급을 했듯이 MegaWizard Plug-In Manager 에서 생성된 파일들은 반드시 논리합성툴이 생성해낼 Netlist 가 위치할 폴더에 넣어주어야 함을 잊지말아야 한다...

Verilog-HDL Coding

이제는 사용자 Code 를 작성할 차례이다... 그림을 참고로하여 Coding 을 하면 아래와 같다... 파일명은 lpmramdq_inst.v 로 가정한다...



```
• lpmramdq_inst.v 파일...
```

endmodule

여기에다가 ram256x8_bb.v 의 내용을 복사하여 Source Code 의 하단에 붙여넣으면 전체 Source 가 완성된다... (Source 중간에 ram_inst 라는 Instance Name 을 가진 ram256x8 Module 이 사용 되었으므로...)

• 완성된 lpmramdq_inst.v 파일...

module lpmramdq_inst(we, clk, a, d, qout); input we; input clk; input [7:0] a; input [7:0] d; output [7:0] qout; ram_inst(.we(we),.inclock(clk),.address(a),.data(d),.q(qout)); ram256x8 endmodule module ram256x8 (address, inclock, we, data, q); input [7:0] address; input inclock; input we; input [7:0] data; output [7:0] q;

LeonardoSpectrum for ALTERA Level1 2000.1b 를 사용하여 합성하기

Verilog-HDL Code 가 완성되었으므로 이제는 논리합성툴 (Logic Synthesis Tool)을 가지고 합성을 할 단계이다... 여기에서는 ALTERA 와 OEM 계약을 맺은 Exemplar 의 LeonardoSpectrum for ALTERA Level1 2000.1b 를 사용하여 합성을 한다...

참고로 ALTERA 에서 제공하는 LeonardoSpectrum 은 ALTERA Device 만을 선택하여 합성을 할수 있으며, 관련 License 는 VHDL 만을 합성할수 있거나 혹은 Verilog-HDL 만을 합성할수 있는 License 만을 주므로 자신의 License 가 어떤것인지를 먼저 확인하여야 한다... 물론 정품이 있다면 그걸 활용하여도 무방하다...



Figure 7 LeonardoSpectrum 의 초기 실행화면

여기에서는 LeonardoSpectrum 의 자세한 사용법은 생략한다...

합성시 주의할점은 MegaWizard Plug-In Manager 로 만든 *.v 파일들은 합성될 파일목록에 포함시키면 않된다는 것이다... 앞서 기본 개념부분에서 말했듯이 그파일들은 Quartus II 가 Compile 을 수행할때 참조되는 파일들이기 때문이다... 여기에서는 사용자가 작성한 lpmramdq_inst.v 만 합성을 하면된다... 여기에서는 반드시 설정해야 할 부분만을 선택하고 합성을 하였다... 선택한 Device 는 EP20K30EFC144-3 이다... 아래는 LeonardoSpectrum for ALTERA Level1 2000.1b 에서 출력한 Log 이다...

Info: Attempting to checkout a license to run as LeonardoSpectrum Level 1 Altera Info: License passed Session history will be logged to file 'C:/CAD/_FAE/test/lpmramdq_ex/exemplar.his' Info, Working Directory is now 'C:\CAD\ FAE\test\lpmramdq ex' Info: system variable EXEMPLAR set to "c:\cad\fpgadv\exemplar" Info: Loading Exemplar Blocks file: c:\cad\fpqadv\exemplar/data/xmplrblks.ini Messages will be logged to file 'C:/CAD/ FAE/test/lpmramdq ex/exemplar.log'... LeonardoSpectrum Level 1 Altera - v20001b.106 (Release Production, compiled Dec 4 2000 at 17:05:11) Copyright 1990-2000 Exemplar Logic, Inc. All rights reserved. -- Welcome to LeonardoSpectrum Level 1 Altera -- Run By cwyang@CWYANG -- Run Started On Sun Apr 01 07:21:35 Korea Standard Time 2001 <- 여기까지가 Tool 상에서 띄우는 초기 Log 이다... ->set_working_dir C:/CAD/_FAE/test/verilog_lpm_ex <- 작업폴더 설정... Info, Working Directory is now 'C:\CAD_FAE\test\verilog_lpm_ex' -> gc read init -> gc run init ->set input_file_list { C:/CAD/_FAE/test/verilog lpm ex/src/lpmramdq_inst.v } <- 합성할 파일 선택... C:/CAD/_FAE/test/verilog_lpm_ex/src/lpmramdq_inst.v ->set part EP20K30EFC144 <- Target Device 선택… EP20K30EFC144 <- Speed Grade 선택... ->set process 3 3 ->set chip TRUE ->set macro FALSE FALSE ->set area TRUE ->set delay FALSE FALSE ->set report brief brief ->set hierarchy_auto TRUE TRUE ->set hierarchy preserve FALSE FALSE ->set output_file C:/CAD/_FAE/test/verilog_lpm_ex/lpmramdq_inst.edf 합성결과물인 Netlist 의 저장경로및 파일명 선택... (기본적으로 Top Design Entity 의 파일명과 동일하게 설정된다...) C:/CAD/_FAE/test/verilog_lpm_ex/lpmramdq_inst.edf ->set novendor_constraint_file FALSE FALSE ->set target apex20e apex20e ->_gc_read <- 파일을 Tool 내로 불러들여 문법검사와 구문분석을 시작한다... -- Reading target technology apex20e Reading library file `c:\cad\fpgadv\exemplar\lib\apex20e.syn`... Library version = 1.6Delays assume: Process=3 -- read -tech apex20e { C:/CAD/_FAE/test/verilog_lpm_ex/src/lpmramdq inst.v } -- Reading file 'C:/CAD/ FAE/test/verilog lpm ex/src/lpmramdq inst.v'... -- Loading module ram256x8 -- Loading module lpmramdq inst -- Compiling root module 'lpmramdq_inst'

"C:/CAD/_FAE/test/verilog_lpm_ex/src/lpmramdq_inst.v",line 22: Warning, module ram256x8 is empty. <- ram256x8 Module 이 비었다고 출력하는데, 정상적인 출력결과이다... -- Pre Optimizing Design .work.lpmramdq_inst.INTERFACE -- Boundary optimization. Info: Finished reading design ->_gc_run <- 이제부터 Synthesis 과정으로 들어간다... -- Run Started On Sun Apr 01 07:25:24 Korea Standard Time 2001 - --- optimize -target apex20e -effort quick -chip -area -hierarchy=auto Using default wire table: apex20e default -- Start optimization for design .work.lpmramdq_inst.INTERFACE Using default wire table: apex20e default est est Pass LCs Delay DFFs TRIs PIs POs --CPII-min:sec 3 0 0 18 8 1 0 00:00 Using default wire table: apex20e default -- Start timing optimization for design .work.lpmramdg inst.INTERFACE No critical paths to optimize at this level <- Synthesis Report 가 출력된다... Cell: lpmramdq inst View: INTERFACE Library: work Number of ports : 26 Number of nets : 52 Number of instances : 29 Number of references to this view : 0 Total accumulated area : Number of GND : 1 Number of IOs : 26 Number of VCC : 1 <- ram256x8 Module 0/ Block Box 로 Black Box ram256x8 : 1 처리되었슴을 나타낸다... ***** Device Utilization for EP20K30EFC144 Resource Used Avail Utilization _____
 26
 92
 28.26%

 0
 1200
 0.00%
 IOs LCs 24576 0.00% <- Memory Bits 의 사용량이 "O"으로 Memory Bits 0 나오는게 당연하다... Black Box 로 처리되었으므로 LeonardoSpectrum 은 ram256x8 이 무엇인지 모르기 때문이다... _____ Critical Path Report Critical path #1, (unconstrained path) ARRIVAL GATE NAME LOAD _ _ _ _ _ _____ d(0)/ 0.00 0.00 up 1.49 d(0)_ibuf/comboutapex20_io_input_none_from_pin3.133.13 up1.49ram_inst/data(0)GENERIC_BLACK_BOX0.003.13 up0.00 data arrival time 3.13

data required time

not specified

data required time	not specified
data arrival time	3.13
	unconstrained path

-- Design summary in file 'C:/CAD/_FAE/test/verilog_lpm_ex/lpmramdq_inst.sum' -- Saving the design database in C:/CAD/_FAE/test/verilog_lpm_ex/lpmramdq_inst.xdb -- Writing file C:/CAD/_FAE/test/verilog_lpm_ex/lpmramdq_inst.xdb -- Writing XDB version 1999.1 -- Writing file C:/CAD/_FAE/test/verilog_lpm_ex/lpmramdq_inst.edf Info, Writing xrf file 'C:/CAD/_FAE/test/verilog_lpm_ex/lpmramdq_inst.xrf' -- Writing file C:/CAD/_FAE/test/verilog_lpm_ex/lpmramdq_inst.xrf Info, Writing batch file 'C:/CAD/_FAE/test/verilog_lpm_ex/lpmramdq_inst.xrf Info, Writing batch file 'C:/CAD/_FAE/test/verilog_lpm_ex/lpmramdq_inst.tcl' -- CPU time taken for this run was 1.81 sec -- Run Successfully Ended On Sun Apr 01 07:25:26 Korea Standard Time 2001 0 Info: Finished Synthesis run <- logic Synthesis 가 정상적으로 종료됨...

논리합성이 정상적으로 되면 작업폴더에 lpmramdq_inst.edf 라는 EDIF Format 의 Netlist 가 생성되어 있슴을 확인할수 있다...

Quartus II 를 사용하여 Compile 하기

현재 작업폴더를 확인하면 MegaWizard Plug-In Manager 를 사용하여 생성한 RAM256x8 Module 과 LeonardoSpectrum 으로 만든 LPMRAMDQ_INST.EDF 파일이 있을것이다... 이번 단계는 마지막 단계로 ALTERA 에서 제공하는 APEX 20KE Device 용 Compile Tool 인 Quartus II 를 사용하여 Compile 을 진행하는 단계이다...

Quartus II 를 띄운후 File -> New Project Wizard...를 선택하여 새 Project 를 만든다... Figure 8 은 New Project Wizard 의 초기화면이다... 다음으로 넘어간다...

New Project Wizard: Introduction	×			
The Project Wizard helps you enter settings that apply to your entire project, including the following:				
 Project name and directory Name of the top-level design entity Design files, other source files, and libraries to be used in the project 				
You can change the settings for an existing project by running the Project Wizard again, or with the General Settings command on the Project menu. Additional project-wide settings can be specified with the following Project menu commands:				
 Timing Settings Option and Parameter Settings EDA Tool Settings Bevision Control Settings 				
You can specify the device and family used for compilation, and other settings, with the Compiler Settings Wizard (Processing menu).				
Don't show me this introduction again				
Back Next Finish Cancel				

Figure 8 New Project Wizard 의 초기화면

그다음 화면은 지금 만들려는 Project 가 위치할 폴더의 경로와 Project 이름 그리고 현 Project 에서 사용될 Top-Level Design Entity 이름을 입력하는 부분이다... 세군데 칸을 모두 채워야 하는데, 가장 편리한 방법은 Project 가 위치할 경로를 물어보는 부분의 Browse 버튼을 눌러 나타나는 Select Directory 대화상자에서 폴더를 찾고 아까 만든 *.EDF 파일을 더블클릭하는 것이다... 이렇게 하면 나머지 두개의 빈칸도 자동으로 채워진다...

Select Directory		×
Look in: 🔂 verilog_lp	m_ex 🔽 🗲 🖻 📸 -	
src pmramdq_inst.edf pmramdq_inst.sum pmramdq_inst.tcl pmramdq_inst.xdb pmramdq_inst.xrf ram256x8	imi ram256x8.cmp imi ram256x8.inc i≫i ram256x8.v i≫i ram256x8_bb.v i≫i ram256x8_inst.v	
Folder <u>n</u> ame: C:₩CAD	₩_FAE₩test₩verilog_lpm_ex Cancel]

New Project Wizard: Directory, Name, and Top-Level Entity [page 1 of 3]	×
What is the <u>w</u> orking directory for this project? This directory will contain design files and other related files associated with this project. If you type a directory name that does not exist, Quartus II can create it for you.	
C:\CAD\FAE\test\verilog_lpm_ex	
What is the name of this project? If you wish, you can use the name of the project's top-level design entity.	
lpmramdq_inst	
	_
What is the name of the top-level design entity in your project? The Quartus II software w automatically create Compiler and Simulator settings for the top-level entity you specify	ill
in this wizard. After you create a project, you can add more top-level entities and create	
Compiler and Simulator settings for them with commands on the Processing menu.	
Ipmramdq_inst	
	-
	_
Back Next Finish Cancel	

Figure 9 Project 만들기

Figure 9 처럼 모두 채워넣었으면 Finish 를 눌러 새 Project 생성작업을 완료한다... 우리는 지금까지 Ipmramdq_inst 라는 이름을 가진 Netlist 를 Top-Level Design Entity 로 하는 LPMRAMDQ_INST 라는 Project 를 만들었다...

이번에 행할 작업은 Project -> EDA Tool Settings...를 선택하여 EDIF Netlist 를 만들때 사용한 논리합성툴을 선택하는 단계이다... (이단계를 무시하고 바로 Compile 을 할경우 Compiler 가 EDIF Netlist 를 읽어들이면서 자동으로 논리합성툴의 종류를 인식하기는 하지만, 만약의 사태에 대비하여 꼭 Check 하는 습관을 들이도록 한다...)

Design entry / synthesis tool: 항목에서 우리가 사용했던 Tool 을 선택한다... 우리는 ALTERA 전용의 LeonardoSpectrum 을 사용했었으므로 "Leonardo Spectrum(Level 1)"을 선택하면 된다... OK 버튼을 눌러 설정을 완료한다...

EDA Tool Settings	×
Specify the other EDA tools in addition to Quartus that you will use on this project. You can specify other companies' tools for design entry, synthesis, simulation, or timing analysis.	_
Design entry/synthesis tool: (You can override this setting for an individual design file with the File Properties command)	
<none> Settings</none>	
FPGA Compiler II FPGA Compiler II Altera Edition FPGA Express Leonardo Spectrum	
Symplify	
<u>Bun this tool automatically after compilation</u>	
Timing analysis tool:	_
<none> Settings</none>	
Run this tool automatically after compilation	
OK Cancel	

Figure 10 Logic Synthesis Tool 의 선택

이 이후의 작업은 일반적인 Quartus II 작업순서와 동일하다... Compiler Settings...에서 Target Device 를 정해주고 (만약 여기서 정하지 않더라도 Compiler 가 자동으로 잡아주기는 한다...) Start Compilation 을 시작한다...

여기에서는 LeonardoSpectrum 에서 선택했던 EP20K30EFC144-3 을 선택하고 Compile 과정을 수행한다... (Figure 11, 12 참조...)

Compiler Settings	×					
General Chips & Devices Mode Synthesis & Fitting Verification						
Select the family and device you want to target for compila	tion.					
Changes apply to Compiler settings "Ipmramdq_inst"						
Chip <u>n</u> ame: Ipmramdq_inst						
Eamily: APEX20KE	Device & Pin Options					
Target device C Auto device selected by the Compiler from the 'Available' Image: Specific device selected in 'Available devices' list Available devices: EP20K30EFC144-3 EP20K100EFC144-3 EP20K100EFC144-3 EP20K100EFC144-3 Compiler	able devices' list <u>Assign Pins</u> w in 'Available devices' list <u>skage:</u> <u>count:</u> 144 ed grade: 3 voltage: 1.8 V					
ок	Cancel Apply					

Figure 11 Compiler Settinfs 중 Target Device 의 선택

verilog_lpm_e	x\lpmramdq_inst
<u>W</u> indow <u>H</u> elp	
າຕ 🙌 🚺	🖗 🥵 🕨 🕨 🍉 🕫 🔳 Ipmrar
😵 😍 🍕	Start Compilation

Figure 12 Start Compilation Button



Figure 13 정상적으로 Compile 이 완료된 회면

지금까지의 과정대로 진행이 되었다면 Compile 은 별문제없이 잘 될것이다... 만약 중간에 Error 가 발생한다면 어디선가 잘못했거나 빼먹은 부분이 있다는 것이므로 다시한번 잘살펴보기 바란다...

Quartus II 의 하단에는 Compile 중에 발생하는 각종 Message 를 표시하는 Messages 창이 있는데, 아래와 같은 내용들이 표시되어 있을것이다... 몇가지를 살펴보면,

Info:	Found	1	design	units	and	1	entities	in	source	file
$C: \ AD $	FAE\test	\veri	log_lpm_e	x\lpmram	dq_inst	.edf	<-	Top-1	Level	Design
Entity 2	LPMRAMD	Q_INS	ST.EDF 🗧	확인했슴을	' 알려준l	7				
Info:	Found en	tity	1: lpmram	dq_inst						
Info:	Found	1	design	units	and	1	entities	in	source	file
c:\cad_	fae\test	\veri	log_lpm_e	x\ram256	x8.v	<	- MegaWizard	l Plug	-In Manag	rer Oll H
생성한 LF	M 관련 핵	삼 Moo	dule 🖉 ra	m256x8.v	J Comp	ile 🛛	·정에서야 적용	· <i>됨을</i> 볼	학인할수 있	<i>Cł</i>
Info:	Found en	tity	1: ram256	x8						
Info:	Found	1	design	units	and	1	entities	in	source	file
$C: \AD \A$	LTERA\Qu	artus	\librarie	s\megafu	nctions	\lpm_	ram_dq.tdf			
Info:	Found en	tity	1: lpm_ra	.m_dq						
Info:	Found	1	design	units	and	1	entities	in	source	file
$C: \AD \A$	LTERA\Qu	artus	\librarie	s\megafu	nctions	\altr	am.tdf			
Info:	Found en	tity	1: altram	ı						
Info: Im	plemente	d 34	device re	sources						
Info:	Implemen	ted 1	8 input p	oins						
Info:	Implemen	ted 8	output p	oins						
Info:	Implemen	ted 8	RAM segm	ents						
Info: Se	lected d	evice	EP20K30E	EFC144-3	for des	ign l	pmramdq_inst	-		

Info: Started 1 fitting attempt on Mon Apr 02 2001 at 01:19:44
Warning: Timing characteristics of device EP20K30EFC144-3 are preliminary
Warning: Found pins functioning as undefined clocks and/or memory enables
Info: Assuming node clk is an undefined clock
Info: No valid register-to-register paths exist for clock clk
Info: Design lpmramdq_inst: Full compilation was successful. 0 errors, 2 warnings

이번에는 Quartus II의 Workplace에 있는 Ipmramdq_inst Compilation Report의 Summary 부분을 살펴보자...

우리가 작성한 회로는 오직 256x8bit RAM 만 들어있는 회로이다... Summary 부분을 보면 우리의 예상처럼 Logic Element 는 당연히 하나도 사용되지 않았고, 단지 ESB 라 불리는 Memory Block 만이 2048bit 를 쓴것으로 나와있다...

Ipmramdq_inst Compilation Report	rt i i i i i i i i i i i i i i i i i i i	<u>- 0 ×</u>
Compilation Report Legal Notice Project Settings Results for "Ipmramdq_inst" Co Summary Compiler Settings Compiler Settin	Summary Processing status APEX Fitter type used Timing requirements/analysis status Chip name Device name Total logic elements Total pins Total ESB bits	Fitting Successful Advanced PowerFit Fitter No requirements Ipmramdq_inst EP20K30EFC144-3 0 / 1200 (0 %) 26 / 93 (27 %) 2048 / 24576 (8 %)

Figure 14 Compilation Report

이로써 LPM_RAM_DQ Function 을 적용한 사용자 Verilog-HDL 이 LeonardoSpecrum 의 합성과정을 거쳐 Quartus II Compilation 까지 정확하게 이루어 졌슴을 확인할수 있다...

마치며

지금까지 우리는 LPM Function 을 사용한 Verilog-HDL 을 3rd Party Synthesis Tool 인 Leonardo Spectrum 에서 어떨게 합성을 하는지, 그리고 Quartus II 에서는 어떤식으로 Compile 이 이루어 지는지 살펴보았다... 여기서는 Exemplar 사의 Tool 을 가지고 예를 들었지만, 다른 Tool 들을 사용하더라도 공통으로 적용되는 부분이므로 서두에서 언급했던 기본 개념 부분을 잘 숙지하고 작업을 진행한다면 별 문제없이 원하는 결과를 볼수있을 것이다...

Revision History

• 2001-3-30 - Ver 1.0: Initialize Release...