Institut de Recherche et d'Enseignement Supérieur aux Techniques de l'Electronique.

UNIVERSITÉ DE NANTES

VHDL- TUTORIAL

P. Bakowski

La complexité des systèmes de traitement et de communication nécessite des supports de modélisation de plus en plus puissants.

Les modèles utilisés doivent aussi être hiérarchiques pour permettre la spécification et la description des divers niveaux d'abstraction.
Parmi ces supports, les langages standards de description, les techniques de modélisation, de simulation, d'évaluation et de synthèse "haut-niveau" deviennent indispensables.
Les techniques de modélisation des architectures ont pour objectif d'extraire des propriétés nécessaires pour la caractérisation des capacités matérielles opposées aux charges applicatives.

Modelisation ATM - modeles en VHDL et C++
Le premier axe concerne la modélisation et la simulation multi-niveaux des architectures ATM permettant d'évaluer les capacités matérielles de commutateurs et de les confronter aux charges applicatives découlant de protocoles de transfert et de codage des images.
Dans la perspective à moyen terme, nous espérons établir une méthodologie complète de modélisation-simulation multi-niveaux permettant de démontrer l'utilité et d'évaluer l'efficacité des nouvelles techniques de transfert et de codage d'images.
Dans la perspective à long terme, nous visons un élargissement des méthodes de modélisation et de simulation multi-niveaux à de nouvelles architectures de traitement et à leurs applications futures.

Developpement des modeles complexes - VHDL (M, Verilog,..)
Le deuxième axe du travail en modélisation concerne le développement des modèles de composants complexes de type processeurs, également en langage VHDL.
Ces modèles sont prévus pour l'intégration sous forme de composants enfouis dans un système complexe.
Ils doivent représenter fidèlement le comportement vis a vis du logiciel et de l'interface matérielle.
Cet objectif nécessite le développement et l'application des méthodes nouvelles basées sur l'abstraction de l'architecture interne des composants. L'originalité de ces méthodes est liée au concept des compatibilités logicielle et matérielle des processeurs et non à une simple abstraction fonctionnelle exploitée dans les approches typiques. Ce travail est proposé et réalisé dans le cadre d'une collaboration avec la société TEMIC-MATRA MHS.

A l'heure actuelle, en France, il n'y a pas de projets de recherche orientés sur la modélisation des architectures et/ou composants complexes et non synthétisables. Etant donné l'intérêt industriel grandissant concernant le prototypage virtuel de circuits complexes intégrant d'autres composants et des systèmes électroniques, il nous semble que cet axe de recherche pourrai avoir une portée à long terme. Néanmoins, son efficacité pratique dépendra des moyens humains et matériels mis en oeuvre.

Indépendamment des applications pratiques cet axe a permis d'ouvrir une recherche théorique concernant la situation difficile de l'électronique et de l'informatique en Europe (non-anglophone) sur le thème:

Evolution, Development and Replication of the Digital Systems

(Evolution, Conception et Réplication des Systèmes Numériques)

Synthese des ASICs DSP - VHDL

Dans le contexte de synthèse, nous travaillons sur les techniques de synthèse haut niveau pour les algorithmes/architectures DSP. La synthèse des circuits FPGA et ASIC débute par la saisie des spécifications sous forme schématique (outil SPW). Cette spécification est représentée par un graphe. Le graphe est transformé en vue de synthèse en une description VHDL synthétisable. L'originalité de cette démarche réside dans l'intégration d'outils de simulation et d'évaluation d'algorithmes de traitement du signal et d'outils de synthèse haut niveau permettant au concepteur d'avoir une vision globale du flot de conception. Les applications sont choisies dans les autres thèmes du laboratoire et en particulier dans l'action Antennes Adaptatives. L'intérêt majeur de ces travaux est le couplage entre la connaissance approfondie des algorithmes DSP très spécifiques, demandeurs d'une grande performance de traitement, et la maîtrise des techniques et des outils de synthèse haut niveau indispensables pour leur réalisation.

Coopération scientifique ·

Travail dans le groupe de CAO-Architectures Nouvelles de Machines (resp. M. Auguin) ·

Présentation des travaux: Ecole Polytechnique (juin 1993), IRISA (Rennes, décembre 1993) ·

Coopération scientifique internationale

• IFIP WG10.2 (Langages de CAO électronique et leurs Applications): organisation des Conférences et Workshops orientés CHDL, et Participation aux Comités de Lecture (Washington'89, Marseille'91,Ottawa'93, Tokyo'95,.), ·
• Co-opération bilatérale avec Espagne: Dans le cadre du programme Picasso (93, 94) - IRESTE (resp. P.Bakowski)-Ecole de Télécommunication de l'Université Polytechnique de Madrid (resp. Carlos Delgado-Kloos); sujet: modélisation et synthèse des protocoles de communication en T-LOTOS et VHDL ·
• EURO'VHDL with EURO'DAC Organisation des Conférences (Marseille'91,Stockholm'91, Hamburg'92, Hamburg'93, Grenoble'94, Brighton'95, Geneve'96), Participation aux Comités de Lecture, ·
• VHDL'FORUM (EUROPE) Organisation des Workshops (Marseille'91, Stockholm'91, Santander'92, Hamburg'93, Lac du Comme'94,.Nantes'95, Dresde'96) Participation aux Comités de Lecture, ·
• Direction d'un groupe de travail Européen sur modélisation en VHDL. ·
• VHDL International Users Forum, Oakland'94, Participation au Comité de Lecture ·
• Chairmen du VHDL'FORUM (EUROPE)- Nantes, 1995 ·
• Editorial Boards : Travail dans l'Editorial Board de "Modeling, Languages and Methods in Hardware Design: An International Journal", editions Kluwer Scientific Publications ·
• CHDL'97 (Toledo) Tutorial Char

A

Quelques publications récentes:

• Axe modélisation ATM: A. Lahchime, J.P. Guedon, P. Bakowski "Performance Indexes for ATM Switch Architectures" , IEEE ATM'96 Workshop, San Francisco, Aug. 1996
• Axe modélisation de composants complexes: "A Case History in Building Vital-compliant Models", P. Bakowski, F.Bouchard, J-P Caisso, F. Igier, dans Model Generation in Electronic Design, CIEM, Kluwer, 1995
• Axe modélisation pour la synthèse: S. Crand, J-F. Diouris, P. Bakowski,"Implementation of a multisensor receiver for DS-CDMA applications", 1996 Asilomar Conference on Signals, Systems, and Computers, November 3 - 6, 1996, Pacific Grove, CA.
• 
  

Liens avec l'equipe:

A bientot